真空ひばりの真空教室　Vol. 7 はじめまして! 真空（まそら）ひばりです。この教室で皆さんに「真空」のことをいろいろレクチャーしていきます。よろしくネ♪ 単分子層形成時間とは、物質の表面を気体分子が覆い尽くす時間のこと Vol.6で紹介した平均自由行程は、実際に測定するわけではありませんが、少なくとも計算で理論値を出すことはできます。ところが、今回ご紹介する「単分子層形成時間」は、測定方法を工夫することで、簡単に値を出すことができるんです。 そもそも圧力とは、気体分子が壁などにぶつかって跳ね返るときに相手に「撃力」という力を与えることで発生します。これってボールを壁にぶつけて跳ね返ったときに、壁が力を受けるのと同じことで、気体分子が壁にぶつかって跳ね返るときに壁に与えるトータルな力が圧力ということになります。 壁にぶつかった気体分子は、最初の一層で壁にくっつくものが存在しますが、実際にはくっついたり離れたりしています。でも、ある程度の気体分子は、常に表面に存在しているんです。 単分子層形成時間が長いほど利用範囲は広がる 気体分子の大きさはわかっているため、表面に何もない状態から気体分子が並んで覆い尽くしたとすると、その時間は計算することができます。 これを計算すると、大気圧の105Paでは、3×10-9秒と、とても短い時間で表面は気体分子に覆われます。さらにもっと圧力を下げて、蒸着などで利用する10-2Paや10-3Paになると0.3秒ほどで表面は気体分子に覆われます。これが10-6Paになると、5分間ほどかかり、10-8Paになると、表面が気体分子で覆われつくすまでに、なんと8時間ほどかかることになります。 この8時間くらいの時間があると、吸着分子で覆われる前の固体表面の真の姿を見ることができます。なので、表面の分析などを行うときには、こうした低い圧力で表面がガスで覆われていない表面を出す必要があるんです。 他に、物質の表面に膜をつくるときなども、こういう低い圧力の状態で行うと、気体分子が入らないきれいな膜がつくれます。とくにゆっくりと膜をつくると、きれいな単結晶膜を得ることができるんです。 用語解説 単分子層分子が液体または固体の表面や界面につくる分子の直径程度の層を単分子層、または単分子膜という。 アルバックホームページ

真空ひばりの真空教室 Vol.6 はじめまして! 真空（まそら）ひばりです。この教室で皆さんに「真空」のことをいろいろレクチャーしていきます。よろしくネ♪ 気体分子がどれだけまっすぐ飛べるかを表す「平均自由行程」って何だろう? Vol.5　圧力の差は、空間に存在する気体分子の数「分子密度」でわかるでは分子密度についてのお話をしました。今回は気体中の熱や物質の移動において重要な「平均自由行程」についてお話します。ある閉じられた空間の中には、気体分子が詰まっています。普通の状態では、気体分子はその場にじっとしていることはなくて、熱をもつとあっちこっちへ飛んでいきます。まっすぐ飛んでいったり、隣の分子にぶつかって方向を変えたり、またぶつかって曲がったり、という動きを繰り返します。 こうした動きをする気体分子が、どのくらいの距離をまっすぐ飛べるか、ということを表したものを「平均自由行程」といいます。ただし、実際にはその長さを測るわけではないんです。なぜなら、気体分子は目で見えないから。 そんなわけで、平均自由行程とは、「気体分子運動論」という学問的な取り扱いの中だけでいえる話。理論上の計算値として求められます。簡単に言うと、圧力が低いほど、つまり分子の数が少ないほど気体分子はまっすぐ飛べるので、平均自由行程は長くなるんです。Vol.5で紹介した分子密度は、空間のある部分の数を見ていましたが、平均自由行程はもう少し具体的に、分子の動きそのものを見るため、真空を利用するときにはより現実に近い値として使われます。 真空装置の設計には、平均自由行程の長さを知ることが重要 平均自由行程は、具体的にどのくらいの長さになるんでしょう。通常の大気圧である105Paでの平均自由行程は700Å（オングストローム）＝7.0×10-5㎜。短時間の間を考えてみると、分子はほとんど動かず、その場で振動している程度です。これが101Paとなると0.7㎜、10-1Paでは7㎝、10-2Paでは70㎝、10-3Paでは7ｍとなります。 真空中で物質に膜を付ける蒸着装置などの圧力は、普通10-2Pa～10-3Paを使っています。こうした真空装置の幅や高さはせいぜい1～2ｍほどで、平均自由行程が70㎝～7ｍもあれば、るつぼと呼ばれる耐熱性容器を飛び出した分子は、まっすぐ基板に飛んでいくことになります。このように平均自由行程は、実際の真空装置で何を行うかを考えたときに装置自体の設計にもかかわってくる重要な値になるんです。 用語解説 気体分子運動論気体が多数の分子から構成されているという観点に立って、気体の示すいろいろな性質を理解しようとする理論。 圧力と平均自由行程の関係 アルバックホームページ

真空ひばりの真空教室　Vol. 5 はじめまして! 真空（まそら）ひばりです。この教室で皆さんに「真空」のことをいろいろレクチャーしていきます。よろしくネ♪ 圧力の差は、空間に存在する気体分子の数「分子密度」でわかる 真空の単位って圧力を表す「Pa」が使われているお話を前回しましたが憶えてますか？Vol.4「低真空」から 「極高真空」まで　真空の5つの分類 実際の真空は、こうした圧力からみた場合、かなり低いものになります。Vol.4でお話した5段階の中の「高真空」に分類される10-3Paと10-5Paでは、力としての違いはほとんどないんです。 なので、圧力としての真空をとらえようとすると無理があって、実際には別のものさしを使って、圧力を置き換えてあげる必要が発生するんですね。それが「分子密度」という考え方なのです。 真空は、閉じた空間の中で大気圧より低い状態のことを言いますが、そこには気体があるので、その分子が一定の体積の中にどのくらいあるかということを分子密度で表すことになります。 この分子密度を利用することで、大気圧に比べて1,000分の1、または10,000分の1というように、測りづらかった圧力の差を、大きな差として認識することができるようになるんです。 差の少ない圧力を差の多い分子数で見る 分子の数で真空を測ると言いましたね！でも、実際に分子の数を数えるということではないんです。そこで、分子密度の計算には、昔から知られている「アボガドロ定数」という定数を利用します。 例えば鉛筆の数を12本で1ダース、12ダースで1グロスと数えるように、化学では分子や原子の物質量を「mol（モル）」という単位で表します。「アボガドロ定数」とは、物質量1molとそれを構成する分子・原子の個数との対応を示す比例定数のことです。 たとえば、空気22.4ℓの中には、6.02×1023の分子が存在することがわかっています。また、大気圧は105Paですから、これによってある圧力下では、どのくらいの分子が存在しているかが求められるんです。 このように分子密度という切り口で真空を見ると、圧力が低い場合に分子の数が少ないということが感覚的にわかってくるんです。なので、力としての差がわかりにくい圧力の世界では、分子の数で見ることで、とても大きな差があることがわかってきます。 真空を利用してさまざまな材料を加工する場合、その表面は常にキレイな状態でなければなりません。そのためになるべく低い圧力にして気体の分子の数を減らしてあげることが重要です。そのときに利用する考え方が「分子密度」だったり、これからの教室でご紹介する「単分子層形成時間」や「平均自由工程」なんです。 用語解説 アボガドロの法則温度、圧力、体積の等しい気体は、種類によらず同数の分子を含むという法則。気体反応の法則を説明するため、1811年にイタリア出身の化学者アメデオ・アボガドロが仮設として提唱した。 アルバックホームページ

真空ひばりの真空教室 Vol. 4 はじめまして! 真空（まそら）ひばりです。この教室で皆さんに「真空」のことをいろいろレクチャーしていきます。よろしくネ♪ 真空は、圧力に応じて「低真空」から「極高真空」まで5段階に分類されている Vol.3では、「真空を表す単位の圧力は、移り変わってきた」というお話をしました。今回はその「圧力」の範囲に応じた分け方についてのお話です。 通常の大気圧は105Paを示しますが、これより低い気圧の場合が「真空状態」ということにされています。現在、技術的につくれる最も低い圧力は「10-12Pa」とも言われていて、ひと言で真空と言っても、なんと104Paから10-12Paまで17桁にも及ぶ範囲に広がっているんです。 JIS（日本産業規格）では、真空を圧力の範囲によって5段階に分類されています。（※2021年9月改正） 低真空（low vacuum）大気圧未満、102Pa以上 中真空（medium vacuum）102Pa未満、10-1Pa以上 高真空（high vacuum）10-1Pa未満、10-6Pa以上 超高真空（ultra high vacuum）10-6Pa未満、10-9Pa以上 極高真空（extremely high vacuum ）10-9Pa未満 日本では、1990年代に「極高真空」を得るためのポンプやいろいろな材料、それと得られた圧力を測る計測器の開発が活発に進められました。でも、現在は、先端産業によく使われている圧力領域はほとんど「超高真空」まで。「極高真空」は出番待ちといった状況のようです。 これらの5つの圧力領域ぴったり合うわけではないですが、それぞれの圧力によって使用する排気ポンプ、真空計、材料などは変わります。 それから、作られた真空の残留ガスの成分も圧力領域によって異なることが知られています。JIS（日本工業規格）の「真空を用いた工業製品を作るための規格 JIS Z 8126-1」では、圧力領域と代表的なポンプ、真空計、残留ガス区分が記載されています。 圧力だけでなく、質も重要なポイント 真空について考えるときには、圧力領域だけに目が向きがちですが、実は「質」も重要なポイントなんです。「真空の質」とは、どのような気体が真空装置内に残っているかが関係しています。 たとえば、真空状態にした容器の中で対象物に薄い膜を付ける装置を成膜装置と言いますが、その成膜装置の場合、油などの有機成分が多く含まれた真空装置で成膜した膜は、たとえ成膜前に同じ圧力まで装置を排気したとしても、油が含まれていない成膜装置で成膜した膜に比べて、密着性が極端に悪くなってしまうんです。 そのためにどうするか。油が装置内に紛れ込まないように潤滑油などを使うポンプの使用を控えたり、使用する材料の選択はもちろん、洗浄を注意深く行ったりすることが必要になります。 用語解説 圧力 圧力の強さは（力）÷（面積）の単位で表されます。国際単位系では、1㎡に1N（ニュートン）の力が一様にかかっているときの圧力の強さが単位になる。これをパスカルと呼びPaで表す。

真空ひばりの真空教室 Vol. 3 はじめまして! 真空（まそら）ひばりです。この教室で皆さんに「真空」のことをいろいろレクチャーしていきます。よろしくネ♪ 真空を表す単位の圧力は、移り変わってきた Vol.2では、「空間から気体分子を吸い出すことで真空をつくることができる」というお話をしました。真空とは空っぽの状態ではなく、存在する気体分子の量によることも何となくわかりましたか? そこで、今回は真空を表す単位のお話です。真空の程度は真空度と言いますが、「圧力」という物理的な量で表すようになっているんです。 圧力とは、単位面積あたりに加わる力のことで、国際（SI）単位では、1平方メートル（㎡）の面積につき1ニュートン（N）の「N/㎡」や、「 Pa（パスカル）」が使われています。 圧力の単位が使われ始めたのは17世紀頃。イタリアの物理学者でガリレオの弟子のトリチェリによる水銀柱を使った実験から、水銀柱の底面にかかる圧力を基準にした、「mmHg（ミリメートルエイチジー、または水銀柱ミリメートル）」が使われていました。圧力を測定する圧力計が水銀柱を用いていたことに関連してなのか、この水銀柱をもとにした単位が長い間使用されていたんです。 圧力を表す単位はmmHg→Torr→Paへ1960年代になると「mmHg」に替わって「Torr（トル）」が使われるようになりました。水銀柱の実験をしたトリチェリにちなんでつけられた単位です。mmHgとTorrは、厳密には定義が異なるため1/7,000,000だけ数字が異なりますが、実用的には1mmHgと1Torrは同じとして使っても問題はなかったようです。 ところが、ずっと長く使われてきたmmHgは新計量法の施行により1993年から、商取引に使用してはいけない単位に分類されてしまいました。そのため文書や論文では「国際（SI）単位」の「Pa」を使用することが奨励され、実際にPaで圧力を表すことが多くなっています。 Paは、低地と山頂で水銀柱の高さが異なることを示したフランスの数学・物理学者、パスカルにちなんで名づけられた単位です。ちなみにパスカルといえば、「密封された容器の中の静止流体の1点に圧力が加わるとどの地点でも圧力は等しくなる」という「パスカルの原理」をはじめ、気体や圧力の法則に関する業績をあげた人ですね。 日本では天気予報で、気圧を表記するときに、以前は「mbar（ミリバール）」を使っていましたが、現在では「hPa（ヘクトパスカル、1hPa＝100Pa）」を使っているの、知ってた? Barはセンチメートル・グラム・秒を基本としたCGS単位系のdyne/c㎡の圧力単位で106dyne/ c㎡＝1barとなります。今回は、「真空」は「圧力」の量で程度を表すということ、その「単位が時代とともに移り変わってきた」ということについてレクチャーしてみました。 用語解説 水銀柱 気圧とつりあう水銀柱の高さを測定することによって、水銀柱の圧力、すなわち気圧を算出することができる。 [caption id="attachment_1982" align="aligncenter" width="1024"] パスカルの原理[/caption]

半導体パッケージ（実装）分野でよく使われる略語/用語の一覧です。 単語 正式名称 内容 A ABF Ajinmoto build-up film 味の素ファインテクノ製のBuild-up film。業界シェアが100%に近い。 AM Acoustic Microscopy 超音波顕微鏡 AiP Antenna in Package アンテナとRF chipを同一に実装する方法 AP / アプリケーションプロセッサー Application processor 通信通話以外のオペレーション以外の動作を行うデバイス アクセラレータ サーバーの処理能力を向上させるツール B BEOL Back end of line 半導体チップに配線を形成する工程 BGA Ball grid array パッケージ裏面にSolder bumpを格子状に規則的に並べた構造 Bridge 微細パターンが形成されたSi bridgeによって、ChipとChipを接続した実装方法。Si interposerをLocalに導入した実装方法。 Build-up配線 Build-up配線を用いた配線。基板の配線層に用いられる。 Build-up film Build-up配線に用いられるフィルムで、樹脂とシリカフィラーの混合材料からできている。 C カーボンニュートラル 温室効果ガスの「排出量」から、植林などによる「吸収量」を差し引いて、合計を実質的に"ゼロ"にすること。 Cavity flame core PoPの上側と下側を繋ぐMetal配線が形成された積層基板　Samsungの技術 CCD core complex die CCD CPU compute die CF Chip first Fan-Out工程で、Chipを先にMountし、後でRDLを作製する方法 Cube Samsungの2.5D実装の呼称 Chip First Fan-Outで、チップを先に仮固定ウエハして再配線を形成する手法 Chip Last Fan-Outで、再配線層を先に形成して、チップを固定する手法 Chiplet 半導体チップをそれぞれ製造して、後から配線ロスが極力減るように組み合わせる技術 CL Chip last Fan-Out工程で、RDLを先に形成し、後でChipをMountする方法 CMOS complementary metal oxide semiconductor Co D2W Collective die to wafer CoW Chip on Wafer CoWoS Chip on Wafer on Substrate tsmcの2.xD実装技術の呼称 CoWoS-S tsmcの2.5D実装技術の呼称　Si interposerを使用。 CoWoS-R tsmcの2.1D実装技術の呼称　Organic interposerを使用。 CoWoS-L tsmcのBridgeを用いて2.xD実装　Local Si bridgeを使用。 COP Co-packaged Optics フォトニクス装置と電子スイッチを1つのパッケージにまとめ、信号の高速化や消費量削減や熱効率低減を目的としたパッケージ技術 CPU central processing unit 周辺機器などからデータを受け取り制御・演算を実施するデバイス CSP Chip Size Package 半導体チップの大きさと同等レベルのパッケージ D データセンター サーバーやネットワーク機器を設置するために特化した建物 DB Debonding 基板接着されたチップ、または、接合されたウエハから、チップまたはウエハを剥離すること DBG Dice before grind DBHi direct bonded heterogeneous integration IBMのBridge構造　ChipにBridgeを先に接続し、基板へ搭載 DBI direct bond interconnect Descum フォトリソ工程後の残渣をScumと呼び、除去する工程をDescumという。 Desmear レーザードリル工程後の残渣をSmearと呼び、除去する工程をDesmearという。 DTC Decoupling capacitor 再配線層のノイズを目的としたSi Viaに形成されたCapacitor。 DP D2W Dilect placement die to wafer E ECD Electrochemical deposition 電界めっき工程 EFB Elevated Fan-Out Bridge AMDのFan-OutとBridgeを組み合わせた実装構造 EFI embedded fine interconnect IMEのBridge構造 EMIB Embedded Multi-Die Interconnect Connect Bridge IntelのBridgeを用いた実装方法。基板にBridgeを埋め込み、その後チップの搭載を行う。 F Fabless 自社で製造ラインを持たず、FoundryまたはOSATに生産委託しているメーカー Face up Fan-Outの工程で、Padを上向きに搭載し実装する方法　InFOはChip firstのFace up工法 Face down Fan-Outの工程で、Padを下向きに搭載し実装する方法 FAB Fast atom beam 高速電子ビーム FCBGA Flip chip ball grid array Flip chipを用いたBGA FEOL Front end of line 半導体チップのウエハ上に素子を形成する工程 FI Fan-In WLPの別名。Fan-Outに対する呼び方。 FO Fan-Out 半導体チップに対して、取り出し口が広がっている構造。チップに対してBump数を増加することができる。 FOCoS Fan-Out Chip on Substrate ASEのTSV less Heterogeneous integration FOEB Fan-Out Embedded Bridge SPILのBridgeを用いたFan-Out製品。 FOD Film over die FOPoP Fan-Out Package on Package Fan-Outのパッケージの上に異なるデバイスを搭載すること。 Foverous Intelのチップの積層技術 Foverous-Omni Intelのチップの積層技術　はんだBump-はんだBump Foverous-Direct Intelのチップの積層技術　Cu-Cu Foundry 半導体チップの製造を請け負うメーカー FC Flip chip 半導体チップを切り出して、反転（Flip）して実装する方法 G GAFA 米国のIT関連企業大手4社の頭文字をとった造語　Google, Apple, Face book, Amazon GPU graphic processing unit 画像処理に特化した演算を実施するデバイス GX グリーントランスフォーメーション 太陽光発電や風力発電といったグリーンエネルギーへの転換により、産業構造や社会経済を変革し、成長につなげること H Homogeneous integration 同種のチップを同一配線層で接続する実装方法 Heterogeneous integration 異種のチップを同一配線層で接続する実装方法 HAZ heat affected zone HDI High density interconnect HPMJ high-pressure microjet HPC High performance computing HBM High Bandwidth Memory DRAMが積層されたメモリー HMC Hybrid memory cube Hybrid bonding Bumpレス直接接合技術。Cu-Cuと絶縁膜-絶縁膜の直接接合。 Hybrid bonding Collective 仮固定ウエハを用いたHybrid bonding / アライナーで位置合わせする。 Hybrid bonding Suquential Die bonderを用いたHybrid bonding I IDM Integrated Device Manufacturer 設計・製造・組み立て・検査・販売を一貫して自社で行えるデバイスメーカー IMT / 挿入実装 Insertion Mount Technology プリント基板の内部にデバイスを実装する方法 I/O Input / Output Interposer 2.xD実装で使われるシリコンダイと樹脂基板間の配線基板 InFO Integrated Fan-Out tsmcのFan-Out技術の呼称 InFO oS InFO (assembly) on Substrate 複数のChipをRDLで並列に繋ぎ、基板へ接続するInFO製品。 InFO B InFO PoPの下側だけの状態。OSATの方で、上側のデバイスを接続する。 i-THOP integrated Thin film High density Organic Package 新光電気の2.3Dパッケージ基板 アイソップ J JIEP 実装エレクトロニクス実装学会 K L LAB Laser Assisted Bonding レーザーによってチップまたはウエハを基板に接着する工程 LAL light absorber layer LDB Laser debonding レーザーによってチップまたはウエハを基板から剥離する工程 LDI Laser direct image LG Laser groove Lead 樹脂から露出している外部配線 LF lead flame 半導体チップを支持・固定する役割をに担う、パッケージから露出している複数の外部接続端子 M メタバース 自分のアバターを作成し行動することができるインターネット上の仮想空間 MCM Multi chip module チップを複数個搭載したモジュール MIMO Multiple Input and Multiple Output 送信機と受信機の双方で複数アンテナを用いる送受信技術 Mooreの法則 ムーア氏が発表した「半導体回路の集積密度は1年半～2年で2倍となる」という経験則 More Moore スケーリングによらない、トランジスタの性能向上　（立体構造化など） More then Moore 異種デバイスを集積して高性能化すること　→ SoC ＆ SiP N O oS on Substrate CoWをSubstrateに載せる工程 OSAT Out Source Assembly and Test 実装工程の製造を請け負うメーカー P プロセスノード 一般的にトランジスタMOSFETのゲート配線の"幅"、または"間隔"を指す PDB Photonic debonding PoP Package on Package パッケージの上にパッケージを積層させること。パッケージを重ねることでデバイス内のパッケージの占有面積を減らす。 PP Prepreg プリプレグ　ガラス繊維、炭素繊維などからできた織物に未硬化の樹脂を含浸した成型材料。 PPA Power, performance, and area PPAC Power, performance, area, and cost プリント基板 部品を実装するための基板。部品間を接続するための配線が基板表面と基板内部に形成されている。 PWB Printed Wired Board 部品が実装される前の配線だけされたプリント基板 PCB Printed Circuit Board 部品が実装された後のプリント基板 Q QFN Quad flat non-leaded 四角形の側面に入出力用の端子が規則正しく並んでいるパッケージ（リードはなし） QFP Quad flat package 四角形の側面に入出力用のリードが規則正しく並んでいるパッケージ R RDL / 再配線層 Re-Distribution Layer チップの入出力パッドからパッケージの入出力パッドへと信号をやりとりする高密度な配線層 S SA D2W Self assembly die to wafer SoC System on Chip １つの半導体チップ上に異なる機能を集積する技術。例えば、CPUと大容量Memory、高耐圧電源ICと低電圧CPU、などをワンチップ化。SoCの欠点は、高い歩留まりをKeepするのが困難であることと、製造工期が長い。 SoIC System on Integrated Chips tsmcのチップの積層技術。Hybrid bondingを用いたCu-Cu直接接合。 SoIS System on Integrated Substrate InFOデバイスに対して、更にFan-Outの配線層を形成。大型デバイス用。 SQB Sequential bonding each die is bonded completely before the next die is placed and bonded SSDs Solid-state drives フラッシュメモリーを用いるドライブ装置 SiP System in Package 複数の半導体チップを1つのパッケージ内に封止する技術。半導体Chipをそれぞれ作製し、実装プロセスで組み合わせる。SiPの欠点は、チップ間の配線を設けるため、SoCと比較して応答速度などで性能が低いこと。 再配線層 / RDL チップの入出力パッドからパッケージの入出力パッドへと信号をやりとりする高密度な配線層 SMT / 表面実装 Surface Mount Technology プリント基板の表面にデバイスを実装する方法 SLIM SiliconーLess Integrated Module AmkorのTSV Heterogeneous integration SLIT SiliconーLess Interconnect technology AmkorのTSV less Heterogeneous integration SWIFT Silicon Wafer Integrated Fan-Out Technologhy AmkorのTSV less Heterogeneous integration S-connect AmkorのBrigdeを使用したTSV less Heterogeneous integration S-SWIFT Substrate SWIFT AmkorのTSV less Heterogeneous integration。SWIFT構造を基板に実装する。 T TB Temporary bonding 仮固定ウエハにチップを接着する工程 TBDB Temporary bonding and debonding 仮固定ウエハにチップを接着、剥離する工程 TCB Thermo compression bonding 熱処理によって仮固定ウエハにチップをBondingする工程 TGV Through Glass Via ガラス基板に垂直に形成されたVia。 TIM Thermal inteface material 熱伝導性材料。パッケージ内の放熱を促す。 TIV Through InFO Via InFO PoPに使用されている、上下のパッケージを繋ぐためのモールド樹脂を貫通するVia。 TSV Through Silicon Via シリコン基板に垂直に形成されたVia。 U V VeCS Vertical Conductive Structures VCB Vertical Collective Bonding the first dies are picked, aligned and bonded at low temperature for a very short time.Only after attaching the last die, a complete TCB profile is applied to the multilayer stack. W WB Wire bonding 信号の取り出し口がBumpではなく、Wireを用いた実装方法 WLCSP Wafer Level Chip Size Package ウエハプロセスで再配線層からダイシングまでを実施する工程 WLP Wafer Level Package ウエハのまま必要な再配線や封止、Bumpの搭載などを行い、個片化するプロセス WoS Wafer on Substrate WoW Wafer on Wafer X XDFOI X-Dimensional Fan-Out Integration J-CETのTSV less WLP technology Y Z 2 2D実装 チップとチップを配線基板で繋ぐ実装方法。 2.xD実装 チップと樹脂基板の間に配線基板を用いる実装方法。配線基板のことをインターポーザーと呼ぶ。 2.1D実装 2.xD実装で、インタポーザーに、有機基板を使った場合の呼称 2.3D実装 2.xD実装で、インタポーザーに、微細パターニングフィルム+有機基板を使った場合の呼称 2.5D実装 2.xD実装で、インタポーザーに、Si基板を使った場合の呼称 3 3D実装 チップ同士を積層した実装方法 実装技術の動画による解説はこちら WLPの製造工程はこちら

VCSELプロセスで必要となるドライエッチングの技術を紹介します。 VCSEL Mesa加工 VCSEL に用いられているGaAs 等のⅢ-Ⅴ族化合物半導体のエッチングには塩素系ガスが使用され，AlGaAs/GaAs 多層膜には反応性主体の条件が用いられるため，形状やウェハ面内分布の制御が難しいです。さらに，化合物半導体のエッチングでは，プロセス条件だけでは形状とウェハ面内分布制御の両立が困難です。 そこで、NE ドライエッチング装置では，アンテナ構造にISM（ICP with Static Magnetic field）方式を用いています。ISM 方式を用いたアンテナはプラズマ分布の最適化が可能であり，GaAs ウェハのエッチング面内分布で3% 以下の非常に均一な分布が得られます。実際のエピ構造による形状分布も面内で均一な形状が得られています。 メサの深さ制御については，IEP（Interferometry End Point：光干渉による終点検知）システムを用いることで，高精度にエッチングの深さを制御可能です。本システムを使用して得られた干渉波形を示すDBR 層を含め積層構造がエッチングされている様子が把握でき，この波形を監視しながらDBR ペア数をカウントすることで，任意の深さでエッチングを停止することができます。 VCSEL製造プロセスはこちら

自動運転で必要となってくるLiDAR等の3Dセンシング技術の光源として半導体レーザの市場が活発になっています。その中の一つとして大小型化、省エネなどのメリットのあるVCSEL（Vertical Cavity Surface Emitting Laser：面発光レーザー）向けのドライプロセスを紹介します。 VCSELのプロセスフロー​​​​​ 1. エピタキシャル成長 GaAs（砒化ガリウム）基板上に，AlGaAs/GaAs 層を数十ペア以上からなるDBR（分布反射型Distributed Bragg Reflector） 多層膜と活性層を含む積層構造としてエピ成長させます。 2. パターニング＆マスク形成 エピ層をメサと呼ばれる円柱状に形成するためのマスクパターンを形成します 3. メサ加工 ドライエッチングでメサ加工を行います。 VCSEL向けドライエッチング技術の紹介 マルチチャンバ型成膜加工装置の紹介 4. 酸化狭窄＆保護膜形成 活性層近傍に設計された特定のAlGaAs 層をウェット酸化により酸化狭窄します（この酸化狭窄層は電流と光の閉じ込め構造として，VCSEL の特性を左右する非常に重要な層になります）。またメサの側壁保護膜の成膜をします。 5. 電極形成 n 型，p 型それぞれの層へ電極形成を行います。 本プロセスに関するお問い合わせはこちら https://www.ulvac.co.jp/contact/elec_inquiry/

自動車産業において，電気自動車に次ぐ革命として自動運転技術の開発が進められている。自動運転を行うためには，自動車の周囲の情報を3 次元的に得る必要があり，車載用の高精度に3D センシングが可能な方法として，LiDAR（Light Detection And Ranging：光による検知と測距）がある。車載用LiDAR の市場は2018 年で15 億円程度であるが，今後自動運転技術の進歩に伴い，2024 年までには1400 億円の市場にまで達することが予測されている1）。LiDAR の原理は，レーザーをパルス状態で対象物に照射し，発光してから反射光を検出するまでの時間tを用いて，対象物との距離d を算出する（Fig.1）これはToF（Time of Flight）と呼ばれる技術であり，今後この原理を用いたセンシングデバイスはさらに増加していくものとみられる。この原理を用いたLiDAR は，①繰り返し発光するパルスレーザーと走査機構を用いた走査型LiDAR と，②高出力の単一パルスレーザーと2 次元受光素子アレイを用いたフラッシュ型LiDAR の2 種類に大きく分けられる。 現在実用化されているカメラやミリ波レーダーを用いた方式とは違い，LiDAR では赤外レーザーを用いている。Table 1 にそれぞれの特徴を一覧にした。ミリ波レーダーと比較して波長の短い赤外光を用いているため，検出の空間分解能が高く，歩行者や自転車等の検出も可能になっている。霧や雨などの悪天候時では，ミリ波レーダーと比べて検出性能が低下するが，夜間では同等の検出性能が得られる。 Table 1　Comparisons of sensors 車に搭載する特性上，デザイン面での小型化や，他のセンシングデバイスと比較して高価なため低コスト化が要求されている。そこで，赤外光源には小型な半導体レーザーが用いられている。LiDAR の普及に伴い，センシング関連の半導体レーザー市場も2018 年の180億円から，2024 年には700 億円にまで成長することが期待されている2）。 本稿では，LiDAR に用いられる半導体レーザーを紹介し，半導体レーザーの製造プロセスにおける課題と対策について，ドライプロセス技術がどのように用いられているかについて記述する。 (※この記事は、2019年9月発行のテクニカルジャーナルMo.83に掲載されたものです。) 記事の続きは下記URLよりアルバックテクニカルジャーナルに ユーザ登録するとご覧いただけます。 https://www.ulvac.co.jp/r_d/technical_journal/tj83j/ 文　献 1） P.Boulay, A.Debray, LiDAR for Automotive and Industrial Applications 2019 Report, （YoleDevelopment, 2019）2） M.Vallo, P.Mukish, Edge Emitting Lasers: Market & Technology Trends report（Yole Development, 2019）